Tesla Unveils는 SI 가속기 로드맵을 개정했습니다: AI4, AI5 및 AI6는 SI4, SI5 및 SI6의 여섯 번째 Generation SI6 Inference 칩 표적 80배 컴퓨터와 나인 시간 현재 칩의 기억, Dojo D3는 겹쳐 쌓이는 HBM를 가진 칩셋에 이동합니다
Tesla는 Tesla 발표 자료를 기반으로 Tom의 하드웨어에 의해 11 월 6 보고서에 따라 수정 된 인공 지능 가속기 로드맵을 공개했습니다. AI4, AI5 및 AI6라고 불리는 Inference 칩의 세 세대는 이제 SI4, SI5 및 SI6를 라벨링하고, 보고서가 "최고 인텔리전스"브랜딩 푸시로 설명합니다.
로드맵의 헤드 라인 수치는 여섯 번째 세대 간섭 가속기, SI6. Tesla의 프리젠 테이션 당 SI6는 기존 네 번째 세대 칩의 경쟁 성능 약 80 배를 제공 할 것으로 예상되며 약 9 배의 메모리. Tesla는 현재 칩의 절대적인 compute 성과를 간행하지 않습니다, 그래서 적용에 있는 절대적인 성과 범위는 추정한 지형에서 파생된 추정된 추정한 지형입니다, Tesla는 공식적으로 공개되었습니다.
훈련 측에서는, 도로 지도는 다음 Dojo 훈련 가속기, D3 (Dojo 3)를, 겹쳐 쌓이는 높 대역폭 기억 (HBM)를 가진 다 칩렛 디자인의 호의에 있는 그것의 이전 SRAM 중심 건축술을 삭제합니다. Tesla는 D3의 compute 성과, 기억력, 제조공정 또는 발사 일정을, 보고에 따라 공개하지 않았습니다.
Tom's Hardware는 Tesla의 사내 칩 개발의 미래에 도로 맵을 흘렸습니다. inference는 SI 시리즈를 따라 계속 진행되며, 교육은 완전히 새로운 D3 아키텍처를 다시 시작합니다. 프레젠테이션의 성능 대상과 타이밍은 Tesla의 명시된 계획이며, 생산 하드웨어에서 결과를 측정하지 않습니다.
사진: 图：特斯拉标识。图片来源：GSM资料图。 / Photo: The Tesla logo. Source: GSM file photo.
