Tesla Unveils Revised SI Accelerator Roteiro: AI4, AI5 e AI6 renomeados SI4, SI5 e SI6, sexta geração SI6 alvos de inferência chip 80 vezes o Compute e nove vezes a memória da Chip atual, Dojo D3 se move para Chiplets com HBM empilhado
Tesla revelou um roteiro de acelerador de inteligência artificial revisado e renomeou sua linha de chips, de acordo com um relatório de 6 de novembro do Hardware de Tom baseado em materiais de apresentação de Tesla. As três gerações de chips de inferência anteriormente chamados AI4, AI5 e AI6 agora são rotulados SI4, SI5 e SI6, sob o que o relatório descreve como um "super inteligência" push marca.
A figura principal no roteiro diz respeito ao acelerador de inferência de sexta geração, o SI6. Por apresentação de Tesla, o SI6 deve entregar cerca de 80 vezes o desempenho de computação do chip de quarta geração existente, e cerca de nove vezes a memória. Tesla não publica o desempenho de computação absoluta do chip atual, então faixas de desempenho absolutas que circulam em cobertura são estimativas derivadas de uma linha de base estimada, não figuras Tesla foi oficialmente divulgada.
No lado do treinamento, o roteiro mostra o próximo acelerador de treinamento do Dojo, D3 (Dojo 3), derrubando sua arquitetura anterior centrada em SRAM em favor de um projeto multi-chiplet com memória empilhada de alta largura de banda (HBM). A Tesla não revelou o desempenho de computação da D3, capacidade de memória, processo de fabricação ou cronograma de lançamento, de acordo com o relatório.
Tom's Hardware disse que o roteiro lança luz sobre o futuro do desenvolvimento de chips internos de Tesla: inferência continua ao longo da série SI, enquanto o treinamento reinicia em uma arquitetura D3 totalmente nova. As metas de desempenho e o tempo na apresentação são os planos declarados pela Tesla, não os resultados medidos pelo hardware de produção.
Fonte: GSM · Estados Unidos (Edição em inglês · Edição original em chinês)
Foto: 图：特斯拉标识。图片来源：GSM资料图。 / Photo: The Tesla logo. Source: GSM file photo.
